9급 국가직 공무원 전자공학개론(2023. 4. 8.) 시험일자 : 2023년 4월 8일
1. JK 플립플롭을 사용하여 0에서 7까지 표현하는 리플 계수기(ripple counter)를 설계할 때, 필요한 JK 플립플롭의 최소 개수는?
- ① 2
- ② 3
- ③ 4
- ④ 5
등록된 댓글이 없습니다.
2. 정논리(positive logic)를 적용할 때, 논리게이트에 대한 트랜지스터 회로의 표현으로 옳지 않은 것은? (단, A, B는 입력이고 F는 출력이다)
- ①
- ②
- ③
- ④
등록된 댓글이 없습니다.
3. 다음 진리표에서 출력 F의 논리식은?
- ①
- ②
- ③
- ④
등록된 댓글이 없습니다.
4. 반도체에 대한 설명으로 옳지 않은 것은?
- ① P형 반도체에서 다수 캐리어는 정공이다.
- ② 진성반도체에서 전도대의 전자농도와 가전자대의 정공농도는 같다.
- ③ 실리콘 단결정 반도체에서 P형 불순물로 As(비소)도 사용된다.
- ④ N형 반도체에서 불순물 농도가 증가함에 따라 페르미 준위가 전도대로 가까이 이동한다.
등록된 댓글이 없습니다.
5. 다음 저주파 소신호 FET 증폭기의 전압이득에 가장 가까운 값은? (단, 순방향 전달 컨덕턴스 gm은 1[mA/V]이고, 드레인－소스 저항 rd는 10[kΩ]이다)
- ① －1
- ② －5
- ③ －10
- ④ －20
등록된 댓글이 없습니다.
6. 다음 직렬 전압조정기(series voltage regulator)의 부하 전류 IL이 200[mA]일 때, Q1에서 소모되는 전력[W]은? (단, Vi＝15[V], VZ＝4[V], R1＝R2＝15[kΩ], R3＝10[kΩ], R2+R3》RL, Q1의 전압강하는 무시하며 모든 회로 소자는 이상적이다)
- ① 0.4
- ② 0.8
- ③ 1.0
- ④ 1.4
등록된 댓글이 없습니다.
7. 상보형 CMOS 인버터의 직류 전달 특성 곡선이 다음과 같을 때, c점에서 PMOS 트랜지스터와 NMOS 트랜지스터의 동작 모드를 바르게 연결한 것은? (단, VTn과 VTp는 각각 NMOS 트랜지스터와 PMOS 트랜지스터의 문턱전압이다)
- ① ①
- ② ②
- ③ ③
- ④ ④
등록된 댓글이 없습니다.
8. 다음 회로에서 독립 전류원 0.2[A]에 의해 공급되는 전력[W]은?
- ① 0.16
- ② 0.32
- ③ 0.48
- ④ 0.52
등록된 댓글이 없습니다.
9. 반도체 소자에 대한 설명으로 옳지 않은 것은?
- ① JFET에서는 자유전자와 정공이 함께 도전현상에 기여한다.
- ② 포토 다이오드를 이용하여 빛을 검출하려면 역방향 바이어스에서 동작시켜야 한다.
- ③ JFET는 게이트와 소스 사이의 역방향 바이어스 전압의 크기에 의해 드레인 전류의 크기를 제어한다.
- ④ BJT는 활성 모드 동작을 위해 이미터－베이스 접합은 순방향 바이어스되고, 컬렉터－베이스 접합은 역방향 바이어스가 된다.
등록된 댓글이 없습니다.
10. 다음 회로에서 전류 Ix[A]는?
- ① 6
- ② 8
- ③ 10
- ④ 12
등록된 댓글이 없습니다.
11. 다음 반전 증폭기 응용 회로에서 출력전압 Vo[V]는? (단, 연산 증폭기는 이상적이다)
- ① －7
- ② －8
- ③ －10
- ④ －40
등록된 댓글이 없습니다.
12. 최대 주파수 12[kHz]의 신호를 16비트로 양자화 및 부호화하여 PCM(pulse code modulation)으로 전송하려고 한다. 신호의 손실 없이 최소화하여 표본화할 경우 초당 전송 비트수[kbps]는?
- ① 96
- ② 192
- ③ 384
- ④ 768
등록된 댓글이 없습니다.
13. 다음 회로에서 발진 주파수 f[Hz]는? (단, 발진을 위한 이득조건을 만족하고, L1과 L2의 상호 인덕턴스는 무시한다)
- ①
- ②
- ③
- ④
등록된 댓글이 없습니다.
14. 유선 LAN(local area network)에서 사용되는 표준 이더넷 프레임에 포함되지 않는 필드는?
- ① 길이 또는 형태(length or type)
- ② 목적지 주소(destination address)
- ③ 송신자 주소(source address)
- ④ 패킷 번호(packet number)
등록된 댓글이 없습니다.
15. 다음 연산증폭기 회로에 입력전압 Vi를 인가했을 때 출력전압 Vo의 주기, Vp-p, 파형을 바르게 연결한 것은? (단, 모든 회로 소자는 이상적이다)
- ① ①
- ② ②
- ③ ③
- ④ ④
등록된 댓글이 없습니다.
16. 다음 그림은 열평형 상태의 PN접합을 나타낸 것이다. PN접합에 대한 공간전하밀도(ρ), 전계(ε), 전위(ø) 및 에너지(E) 대역도 중 옳지 않은 것은?
- ①
- ②
- ③
- ④
등록된 댓글이 없습니다.
17. 다음은 슈미트 트리거(Schmitt Trigger) 회로와 이 회로의 입력()에 대한 출력(vo)의 전달특성을 나타낸 것이다. 출력전압 vo의 양의 포화전압을 VH[V], 음의 포화전압을 VL[V]이라고 할 때, 전달특성 그래프에서 출력이 VH[V]에서 VL[V]로 천이되는 임계전압 VTH[V]는? (단, 연산 증폭기는 이상적이다)
- ①
- ②
- ③
- ④
등록된 댓글이 없습니다.
18. 다음 연산 증폭기 회로의 전압 이득 는? (단, 모든 회로 소자는 이상적이다)
- ①
- ②
- ③
- ④
등록된 댓글이 없습니다.
19. 다음 연산 증폭기 회로에서 출력전압 Vo[V]는? (단, 모든 회로 소자는 이상적이다)
- ① 6
- ② 12
- ③ 15
- ④ 18
등록된 댓글이 없습니다.
20. 다음 회로에서 제너 다이오드의 역할은? (단, 모든 회로 소자는 이상적이고, 입력전압 VS는 제너 항복전압 VZ 보다 크다)
- ① 부하저항 RL에 걸리는 전압을 일정하게 유지시켜 준다.
- ② 부하저항 RL의 값을 일정하게 유지시켜 준다.
- ③ 순방향의 전압이 인가되면 빛을 발한다.
- ④ 회로가 발진할 수 있게 한다.
등록된 댓글이 없습니다.